2026-03-08 23:39:07
而参考韩媒ZDNETKorea与ETNEWS的报道，面对下一代堆叠可达20层的HBM，行业正在考虑进一步放宽高度限制至800?m乃至更多。▲HBM结构，以美光HBM3E为例如果想在现有的775μm内以现有堆叠容纳20层DRAM，则需要对DRAM晶圆进行大幅减薄，这会增加晶圆损坏的风险，进一步降低本已足够复杂的HBM的良率。削减整体堆栈厚度的另一个方向是降低两层DRAM的间距，而这需要从键合方面着手。已被用于NAND闪存的混合（铜）键合可大幅度降低间距，但其技术难度极高的同时也需要大量的设备投资。如果高度限制被放宽，混合键合的导入也将被延后。ZDNETKorea还提供了另一个视角：台积电在先进封装领域占据主导地位，对标准的制定也有很大话语权。而台积电推动的3D先进封装技术SoIC会导致与HBM堆栈配套的XPU复合体增高，这为HBM“长高”提供了天然裕量。▲SoC与SoIC下的不同形态CoWoS广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，亚汇网所有文章均包含本声明。
您正在访问亚汇网香港分站，本站所提供的内容均遵守中华人民共和国香港特别行政区法律法规。
